Resolvendo Todos Os Problemas Do Windows E Outros Programas

Ônibus: parte dianteira e traseira

Solte um motor Dodge Viper de 450 cavalos e 10 cilindros em seu Yugo vintage e você terá as rodas mais quentes deste lado da Bósnia, certo? Talvez, a menos que a transmissão derreta, os eixos se desintegrem e os painéis da carroceria voem como o telhado de um celeiro em um tornado.

Da mesma forma, os usuários de computador experientes sabem que apenas conectar um microprocessador de última geração a um sistema de computador não ajustado não garante uma melhoria satisfatória no desempenho geral. E se aventurando ainda mais sob o capô, a velocidade e a eficiência da própria CPU dependem em um grau considerável do barramento frontal que os engenheiros projetaram no conjunto de chips de processamento, como são conhecidos a CPU e outros chips associados a ele.



Um aspecto essencial do desempenho real da CPU é a velocidade do barramento frontal, o canal principal que uma CPU usa para se comunicar com o resto do sistema. Os barramentos frontais de hoje, como o conduíte de 400 MHz no Pentium 4, transportam dados de um lado para outro a uma taxa mais de três vezes mais rápida do que o barramento frontal de 133 MHz do Pentium III.



Em contraste, o barramento traseiro, que se limita a lidar com os dados do cache, na verdade funciona na velocidade do clock da CPU. Nos tempos antigos (por volta de meados da década de 1990), o ônibus traseiro era uma forma importante de manter os dados em movimento. O Pentium II e o Pentium Pro da Intel Corp. usavam um chamado cache off-chip, que mantinha os dados usados ​​com frequência mais próximos (tanto na distância quanto no tempo necessário para acessá-los) da unidade de processamento principal do que os dados armazenados memória convencional. Uma ligação de fio ligava a CPU a este recurso de cache de Nível 2 (L2) e transferia os dados entre os dois destinos na taxa de clock da CPU. Os rivais da Intel, como a Advanced Micro Devices Inc. em Sunnyvale, Califórnia, logo começaram a usar a mesma tática.

On- e Off-Chip



No entanto, houve compensações em um design de cache fora do chip. O custo de produção de um conjunto de dois chips era maior do que os designs de um único chip, e os dois elementos separados ocupavam um espaço precioso na placa-mãe. Além disso, os primeiros sistemas Pentium a usar o arranjo de barramento traseiro vieram com RAM estática personalizada - e muito cara - para o cache.

Mais recentemente, os engenheiros de microprocessador deram o próximo passo lógico nas comunicações CPU-cache: eles integraram o cache L2 no próprio substrato de silício da CPU. Isso reduz os requisitos imobiliários da unidade de processamento, reduz os custos de embalagem e permite que os designers migrem para a RAM estática de estouro de pipeline de baixo custo. Em vez de precisar de um fio externo para conectar a CPU e a memória, os designers de chips agora podem incorporar o barramento traseiro em silício.

'Quase todos os processadores convencionais agora colocaram o cache de segundo nível no chip', diz Kevin Krewell, analista da Micro Design Resources, uma editora e empresa de consultoria em Sunnyvale, Califórnia, especializada em tendências de design de chips. 'O barramento traseiro agora está no chip; não é mais exatamente um ônibus. '



Mas os dias do ônibus traseiro discreto ainda não acabaram inteiramente. Os processadores PowerPC G4 de 400 e 500 MHz que alimentam os notebooks Power Mac G4, Cube e Titanium da Apple Computer Inc., por exemplo, continuam a contar com um design de barramento traseiro. O mecanismo de processamento G4 usa um cache L2 traseiro de 1 MB no processador e um barramento traseiro de 64 bits que faz parceria com um barramento frontal de 100 MHz para atingir uma taxa de transferência de dados nominal máxima de 800M bit / s.

A Intel e a Compaq Computer Corp. também não abandonaram o barramento traseiro. Os chips avançados que fornecem um cache de nível 3 incluem o processador Itanium da Intel de 64 bits e o Alpha EV8 da Compaq, ambos os quais continuarão a usar este design de barramento para manter o fluxo de dados.

Além disso, caches separados abrem caminho para um multiprocessamento mais eficiente em PCs ou servidores com mais de um processador. Se cada processador não tivesse sua própria reserva de cache, ele teria que compartilhar um pool de memória central com seus parceiros de CPU, e isso reduziria o desempenho geral do sistema, pois os processadores lutam para dividir um recurso precioso.

“Todos reconheceram que esta é uma solução melhor do que usar um ônibus frontal”, diz Krewell. 'Compartilhar largura de banda com a memória do sistema não é o ideal.'

por que o google drive não está funcionando

Agora se apenas aquele Yugo pudesse colocar seu traseiro em marcha.

Joch é redator freelance em Francestown, N.H.